6第五章中央处理器

1、第五章中央处理器一、CPU 的功能和组成CPU ： 所谓中央处理器是控制计算机来自动完成取出指令和执行指令任务的部件。它是计算机的核心部件，通常简称为CPU 。CPU的基本组成（中央处理器）由两个主要部分: 控制器、运算器（一）控制器:-是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。包括：程序计数器 (PC) 指令寄存器 (IR) 指令译码器时序产生器操作控制器主要功能：从内存中取出一条指令，并指出下一条指令在内存中的位置。对指令进行译码或测试，并产生相应的控制信号。输出相应的控制信号，指挥并控制CPU ，内存和I/O 之间的数据流动的方向。（二）运算器-是数据加工处理部件。运算器接受控制器的命令而进行动作，即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的，所以它是执行部件。包括：算术逻辑单位（ALU ）累加寄存器（ AC ）数据缓冲寄存器(DR) 状态条件寄存器(PSW) 主要功能：执行所有的算术运算。执行所有的逻辑运算，并进行逻辑测试。( 三)CPU的主要寄存器1.累加寄存器AC( AC 通常简称为累加器。）功能是：当运算器的算术逻辑单元（ALU ）执行

2、全部算术和逻辑运算时，为ALU 提供一个工作区。 累加寄存器暂时存放ALU 运算的结果信息。 显然，运算器中至少要有一个累加寄存器。2.指令寄存器IR 指令寄存器用来保存当前正在执行的一条指令。存放从内存中取出的指令；其中指令的操作码送到指令译码器，译码后输出控制信号。3.程序计数器PC 程序计数器中存放的是下一条指令在内存中的地址。若程序顺序执行：PC - PC+1 ；若程序有跳转：PC-PC+偏移地址。4.状态条件寄存器PSW 状态条件寄存器保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，同时状态条件寄存器还保存中断和系统工作状态等信息，以便使CPU 和系统能及时了解机器运行状态和程序运行状态。因此，状态条件寄存器是一个由各种状态条件标志拼凑而成的寄存器。O 溢出D 方向I 中断允许T 追踪S 符号Z 零A 辅助进位P 奇偶C 进位5.地址寄存器AR 地址寄存器用来保存当前CPU 所访问的内存单元的地址。由于在内存和CPU 之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读/写操作完成为止。6. 缓冲寄存器DR 缓冲寄存器用来暂时存放由内存

3、储器读出的一条指令或一个数据字；反之， 当向内存存入一条指令或一个数据字时，也暂时将它们存放在缓冲寄存器中。 （四） CPU的功能（1）指令控制：程序是指令的有序集合，保证机器按规定的顺序执行程序。（2）操作控制：CPU管理并产生由内存取出的每条指令的操作信号，并把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作。（3）时间控制：对各种操作实施时间上的控制，计算机中各种指令的操作信号均受到时间的严格控制。（4）数据加工：对数据进行算术运算和逻辑运算处理。完成数据的加工处理，这是CPU的根本的任务。（五）指令周期1. 冯. 诺依曼结构的计算机执行程序的顺序：从程序首地址开始。分步执行每一条指令，并形成下条待执行指令的地址。自动地连续执行指令，直到程序的最后一条指令。2. 指令周期- 读取指令指令地址送入主存地址寄存器读主存，读出内容送入指定的寄存器- 分析指令- 按指令规定内容执行指令不同指令的操作步骤数和具体操作内容差异很大- 检查有无中断请求若无，则转入下一条指令的执行过程指令周期的基本概念指令周期 ：CPU每取出并执行一条指令，都要完成一系列的操作，这一系列操作所需

4、用的时间通常叫做一个指令周期。机器周期 ：机器周期也称为CPU周期 。通常用内存中读取一个指令字的最短时间来规定CPU周期。指令周期常常用若干个CPU周期数来表示，时钟周期 ：一个 CPU周期时间又包含有若干个时钟周期（通常称为节拍脉冲或T 周期，它是处理操作的最基本单位）。 这些时钟周期的总和则规定了一个CPU周期的时间宽度。1.CLA指令（非访内指令）的指令周期2.ADD 指令的指令周期ADD 指令的指令周期由三个CPU 周期组成。第一个 CPU 周期 :取指令阶段。和CLA 指令相同。第二个 CPU 周期 :将操作数的地址送往地址寄存器并完成地址译码。第三个 CPU 周期 :从内存取出操作数并执行相加的操作。3.STA指令的指令周期STA指令的指令周期由三个CPU周期组成。第一个 CPU周期 : 取指令阶段其过程和CLA指令、ADD指令完全一样， 不同的是此阶段中程序计数器加1 后变为 023，因而为取第四条指令做好了准备。我们假定，第一个CPU周期后结束，“STA 40”指令已放入指令寄存器并完成译码测试。第二个 CPU周期 : 送操作数地址。第三个 CPU周期 : 累加寄存器

5、的内容传送到缓冲寄存器，然后再存入到所选定的存储单元中。4.NOP指令周期NOP 指令是一条空指令，包含两个CPU周期。第一个周期：取指令。第二个周期：执行指令。因为是空指令，所以操作控制器不需发出任何控制信号。 5.JMP指令周期JMP指令由两个CPU周期组成。第一个周期：取指令周期，同其他指令。第二个周期：执行阶段CPU把指令寄存器中的地址码部分21 送到程序计数器，从而用新内容21 代替 PC原先的内容 25。这样， 下一条指令将不从25 单元中读出， 而从 21 单元开始读出并执行，从而改变了程序原先的执行顺序。（ a）简要示意图取指令执行指令存入指令寄存器IR对数据进行运算取数据取指令分析指令内存指令地址数据地址指令处理器执行指令过程示意图（ b）比较详细的示意图开始开始修改PC ，决定下一条指令地址保存结果数据具体步骤如下：1)根据程序计数器PC 的内容从内存中取出一条指令，放置于指令寄存器IR 中；2)分析 IR 中的操作码，决定应执行的操作；3)根据 IR 的地址码取出参加运算的操作数；4)对操作数进行运算；5)根据 IR 的地址码把运算结果存入指定地址；6)本条指令执

6、行完毕，修改PC 内容决定下一条指令所在的地址。用方框图语言表示指令周期在进行计算机设计时，可以采用方框图语言来表示一条指令的指令周期。一个方框代表一个CPU周期，方框中的内容表示数据通路的操作或某种控制。一个菱形符号代表某种判别或测试，不过时间上它依附于它前面一个方框的CPU周期，而不单独占用一个CPU周期。符号“ ”代表一个公操作。小结：各类信息的传送路径指令： M-DBUS-DR-IR 地址： PC-AR-ABUS-（取决于寻址方式）数据：寄存器 -寄存器总线直接传送寄存器 -存储器 Ri-DR-DBUS-M 存储器 -寄存器 M-DBUS-DR-Ri 例：如图所示为双总线结构机器的数据通路，IR 为指令寄存器，PC为程序计数器 ( 具有自增功能) ，M为主存 ( 受 R/W信号控制 ) ，AR为地址寄存器，DR为数据缓冲寄存器， ALU 由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中 yi 表示 y 寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。1. “ADD R2 ， R0”指令完成（R0）+（R2） R0 功能操作。假设该指令的地址已放入 PC中。2. “ SUB R1， R3” 指 令 完 成 （ R3） - （ R1） R3 的 功 能 操 作 。画出存数指令“STA R1,(R2) ”的指令周期流程图，其含义是将寄存器R1的内容传送至（ R2）为地址的主存单元中。标出各个操作信号序列。画出取数指令“LDA (R3),R0 ”的指令周期流程图，其含义是将（R3）为地址主存单元的内容取至寄存器R0中。标出个为操作信号序列。

《6第五章中央处理器》由会员飞***分享，可在线阅读，更多相关《6第五章中央处理器》请在金锄头文库上搜索。